Ker LVDS odpravlja elektromagnetno sevanje, je njegov hrup veliko nižji od tistega pri enokončnem signalnem sevanju.

klik : 44
Čas posodabljanja : 2022-08-17

This browser does not support the video element.


Zasnovan je predvsem za izvedbo visokohitrostne, nizke moči in nizke šumne komunikacije od točke do točke na 100 Ω mediju z uravnoteženo impedanco. Tako kot drugi standardi diferencialnih signalov tudi LVDS odpravlja elektromagnetno sevanje, njegov hrup pa je veliko nižji od hrupa enokončnega signala. Hkrati je zunanji hrup povezan z dvema linijama kot signal skupnega načina in je zatiran kot signal skupnega načina, zato je njegova sposobnost proti hrupu veliko močnejša od sposobnosti enega končnega signala. Poleg tega izhod gonilnika LVDS sprejme trenutni način pogona. V primerjavi z napetostnim pogonom v drugih standardih diferencialnih signalov zmanjšuje povratni tok ozemljitvene žice in odpravlja prenapeti tok. Z zmanjšanjem nihanja napetosti (samo ± 350mV, PECL ± 800mv, RS-422 je 2V) lahko LVDS doseže enako hitrost podatkov kot PECL (> 800mbps), poraba energije pa je le desetina PECL.

Zaradi visoke hitrosti, nizke porabe energije in nizke hrupa je LVDS idealna izbira za medsebojno povezovanje telekomunikacijske in omrežne opreme, medsebojno povezovanje znotraj stojala baznih postaj 3G mobilnih telefonov, digitalnih video vmesnikov in drugih aplikacij. Poleg zgoraj navedenih prednosti serizator in dezerializator LVDS prihranita tudi veliko prostora in denarja za oblikovanje sistema. Z uporabo te sheme se gostota medsebojne povezave lahko zmanjša za petkrat, veliko prostora in stroškov pa se lahko prihrani v 3G in drugih komunikacijskih aplikacijah z velikim številom plošč.
Uporaba kondenzatorjev za uresničitev AC spenjanja podatkovne povezave LVDS ima številne prednosti, kot so pretvorba ravni, odstranjevanje pogostih napak v načinu in preprečevanje napak vhodne napetosti. Ta prispevek ne predstavlja le ustrezne izbire kondenzatorjev, ampak zagotavlja tudi smernice za topologijo in terminalov. Hkrati obravnava tudi problem analize napak skupnega načina.

Logični vhod LVDS je eden od mnogih obstoječih logičnih standardov. Dokler lahko vir signala zagotovi zadostno amplitudo za vhod LVDS, je tipična vrednost diferencialna 100mV Vp-p, AC spenjanje pa lahko zagotovi zahtevano pretvorbo ravni.